조합 회로 설계 – 다중화
1비트 4to1 mux의 출력 데이터 유형: wire 및 reg 다중 코드는 다음과 같이 작성하는데 아래 코드는 회로 합성 오류를 발생시킨다. 컴파일 후 합성된 회로를 보고 오류가 있는 부분을 수정합니다. 문제가 표시되었습니다. 이것을 해결합시다. module mux4x1 (sel,d0,di,d2,d3,m1,m2); input (1:0) sel; input d0,dl,d2,d3; output m1, m2; wire ml; reg m2; assign ml = sel(i) ? (sel(0)? d3 … Read more